Пожалуйста, используйте этот идентификатор, чтобы цитировать или ссылаться на этот документ:
https://elib.bsu.by/handle/123456789/160651
Заглавие документа: | Graph models for estimation of power consumption of logic circuits |
Авторы: | Chremisinova, L. D. |
Тема: | ЭБ БГУ::ОБЩЕСТВЕННЫЕ НАУКИ::Информатика ЭБ БГУ::ОБЩЕСТВЕННЫЕ НАУКИ::Информатика |
Дата публикации: | 25-окт-2016 |
Издатель: | Минск: БГУ |
Аннотация: | The problem of estimation of the projected power, consumed by the CMOS sequential circuits, by means of its simulation is discussed. The task of forming test sequences of input actions to estimate the average circuit switch activity is considered. Graph models of sequential circuits allowing to formalize the process of generating test sequences are suggested. |
URI документа: | http://elib.bsu.by/handle/123456789/160651 |
ISBN: | 978-985-566-369-1 |
Располагается в коллекциях: | Секция 12. ТЕОРЕТИЧЕСКАЯ ИНФОРМАТИКА |
Полный текст документа:
Файл | Описание | Размер | Формат | |
---|---|---|---|---|
Cheremisinova.pdf | 421,67 kB | Adobe PDF | Открыть |
Все документы в Электронной библиотеке защищены авторским правом, все права сохранены.