

ПРОЕКТИРОВАНИЕ ЦИФРОВЫХ УСТРОЙСТВ С ПОНИЖЕННЫМ ЭНЕРГОПОТРЕБЛЕНИЕМ

И.А.Мурашко

Гомельский государственный технический университет им. П.О.Сухого

Кафедра информационных технологий

Проспект Октября 48, г. Гомель, Беларусь

телефон(ы): + 375 (232) 483580; e-mail: iamurashko@tut.by

Рассмотрены вопросы оптимального, с точки зрения энергопотребления, синтеза многовходового логических элементов на двухходовых элементах того же типа. Представлена методика оценки переключательной активности сумматора для случая, когда изменение логических уровней на его входах происходит принципиально в разные моменты времени. Представлены алгоритмы синтеза многовходовых логических элементов с пониженней переключательной активностью.

Ключевые слова – КМОИ технологии, переключательная активность, синтез логических элементов, энергопотребление.

1 ВВЕДЕНИЕ

В настоящее время одной из важнейших задач в области проектирования СБИС является минимизация энергопотребления. Актуальность данной задачи определяется следующими основными факторами [1]: наличием множества приложений (портативные персональные компьютеры, мобильные средства связи, цифровая аудио- и видеотехника), которые должны сочетать высокое быстродействие с низким потреблением энергии; необходимостью снижать рассеиваемую мощность для решения проблемы отвода тепла, так как это определяется массогабаритные показатели устройств; необходимостью снижать потребляемую мощность для решения проблемы проведения эффективного тестирования цифровых устройств (исследования показывают, что при проведении тестирования энергопотребление, а, соответственно, и рассеиваемая мощность, могут возрастать в 2 – 3 раза [2]).

В работе предложены методики синтеза многовходовых логических элементов на двухходовых элементах. Отличительной особенностью представленных методик является то, что они предусматривают возможность не-одновременной смены состояний на входах логического элемента, что позволяет при синтезе учитывать паразитные переключения.

2 ОЦЕНКА ПЕРЕКЛЮЧАТЕЛЬНОЙ АКТИВНОСТИ ЛОГИЧЕСКОГО ЭЛЕМЕНТА

При разработке топологии СБИС одной из важнейших проблем является декомпозиция многовходовых логических элементов на двухходовые элементы [3]. При этом необходимо обеспечить минимальный уровень потребления энергии. Оценка энергопотребления на этапе проектирования для логических схем, выполненных по КМОП технологии, как правило, проводят на основе оценки переключательной активности внутренних узлов схемы [1]. В [4] представлена методика оценки переключательной активности многовходовых логических элементов, основанная на использовании сигнальной вероятности. Основная идея методики заключается в расчете сигнальной вероятности в узлах схемы, на основании чего находится переключательная активность схемы. При анализе используется модель с нулевыми задержками и предполагается, что сигналы на входах не коррелированы между собой.

Пусть вероятности появления «1» на входах двухходового элемента *И* равны p_{x_1} и p_{x_2} . Тогда переключательная активность выхода будет [4]

$$WSA_y = 2p_y(1 - p_y) = 2p_{x_1}p_{x_2}(1 - p_{x_1}p_{x_2}). \quad (1)$$

В данной работе предлагается использовать методику оценки, основанную на вероятности распространения переключений, предложенную в [5-7]. В этом случае

$$WSA_y = p_{x_1}WSA_{x_1} + p_{x_2}WSA_{x_2}. \quad (2)$$

Учитывая, что $WSA_i = 2p_i(1 - p_i)$, получим:

$$WSA_y = 2p_y(1 - p_y) = 2p_{x_1}p_{x_2}(2 - p_{x_1} - p_{x_2}). \quad (4)$$

Проведенные исследования показали, что уже для пятиходового элемента оценка, полученная на основе вероятности распространения переключений, может в два раза превышать оценку, полученную на основе сигнальной вероятности для элементов *И* и *ИЛИ* и в 3.5 раза для сумматора по модулю два. Это позволяет применить предложенную оценку для расчета максимально возможного энергопотребления комбинационной схемы, что гарантирует, что реальное энергопотребление не превысит полученную оценку.

3 МЕТОДИКИ СИНТЕЗА ЛОГИЧЕСКИХ ЭЛЕМЕНТОВ С ПОНИЖЕННОЙ ПЕРЕКЛЮЧАТЕЛЬНОЙ АКТИВНОСТЬЮ

При произвольных значениях сигнальной вероятности синтез многовходового элемента *И* или *ИЛИ* с минимальной переключательной активностью представляет достаточно сложную задачу, которая требует перебора всех возможных комбинаций входных сигналов.

Рассмотрим пример пятивходового элемента *И* (рис. 1). Пусть сигнальная вероятность на входах имеет следующие значения – 0,1; 0,2; 0,3; 0,4; 0,5. Тогда переключательная активность элемента имеет минимальное значение и равна 0,12 (рис. 1, а). Если же изменить порядок подачи сигналов на противоположный (рис. 1, б), то переключательная активность возрастет почти в шесть раз и примет максимальное значение.




Рис. 1. Зависимость переключательной активности многовходового элемента *И* от порядка подключения входных сигналов:
а - минимальное значение, б - максимальное значение

Для синтеза d -входового элемента *И* с пониженной переключательной активностью при произвольных значениях сигнальной вероятности на его входах может быть использована следующая методика.

1. Формируется вектор $P = (p_1, p_2, \dots, p_d)$, из значений сигнальных вероятностей входов. На основании P вычисляется вектор переключательной активности входов $\mathbf{W} = (WSA_1, WSA_2, \dots, WSA_d)$ по следующей формуле: $WSA_i = 2p_i(1-p_i)$, где $i=1\dots d$.

2. Вектора сортируются в порядке возрастания. Находится оценка переключательной активности при подаче на схему сигналов в порядке возрастания сигнальной вероятности WSA_1 и в порядке возрастания переключательной активности WSA_2 .

3. На основании WSA_1 и WSA_2 выбирается вариант с меньшей переключательной активностью.

Методика требует сортировки двух векторов и позволяет синтезировать многовходовой элемент с минимальной или близкой к минимальной переключательной активностью. Для синтеза d -входового элемента *ИЛИ* может быть использована аналогичная методика.

Для синтеза d -входового сумматора по модулю два с пониженной переключательной активностью может быть использована следующая методика.

1. Формируется вектор из значений переключательной активности входов: $\mathbf{W} = (WSA_1, WSA_2, \dots, WSA_d)$.

2. На основании двух минимальных значений WSA_1 и WSA_2 вычисляется $WSA_y = WSA_1 + WSA_2$ и добавляется в вектор \mathbf{W} вместо WSA_1 и WSA_2 .

3. Если в векторе \mathbf{W} остается более двух элементов, то повторяется п. 2.

Сложность алгоритма пропорциональна n , где n – число входов сумматора. Достоинством предложенного алгоритма является то, что он устойчиво работает при любых значениях сигнальной вероятности на входах, тогда как аналогичные алгоритмы, предложенные в работах [3, 4], не позволяют получить оптимальный результат в случае, если сигнальная вероятность на нескольких входах равна 0,5.

4 ЗАКЛЮЧЕНИЕ

Предложены оригинальные методики синтеза комбинационных схем с пониженной переключательной активностью, которые ориентированы на использование в системах автоматизированного проектирования цифровых устройств, выполненных по КМОП технологии.

ЛИТЕРАТУРА

- [1] Roy, K. Low Power CMOS VLSI Circuit Design / K. Roy, S.C. Prasad. -- New York: John Wiley and Sons, Inc., 2000. – 376 p.
- [2] Zorian, Y. A Distributed BIST Control Scheme for Complex VLSI Devices / Y. Zorian // IEEE VLSI Test Symposium: proc. 11th Int. Conf., Atlantic City, USA, April 1993. – IEEE Computer Society, 1993. – P. 4–9.
- [3] Zhou, H. An Exact Gate Decomposition Algorithm for Low-Power Technology Mapping / H. Zhou, D. F. Wong // proc. Int. Conf. Computer Aided Design (ICCAD'97): proc. Int. Conf., San Jose, USA, 9–13 November 1997. – IEEE Computer Society, 1997. – P. 575–580.
- [4] Narayanan, U. Low Power Logic Synthesis for XOR Based Circuits / U. Narayanan, C. L. Liu // Int. Conf. Computer Aided Design (ICCAD'97): proc. Int. Conf., 9–13 November 1997, San Jose, USA. – IEEE Computer Society, 1997. – P. 570–574.
- [5] Murashko, I. The switching Activity minimization for Low Power BIST / I. Murashko, M. Puczko // Computer Information Systems and Industrial Management Applications / Editors K. Saeed [etc]. – Bialystok, Poland. – 2003. – P. 218–225.
- [6] Мурашко, И.А. Методы минимизации энергопотребления при самотестировании цифровых устройств / И.А. Мурашко, В.Н. Ярмолик. – Минск: Бестпринт, 2004. – 188 с.
- [7] Мурашко, И.А. Анализ энергопотребления многовходового сумматора по модулю два / И.А. Мурашко // Информатика. – 2006. – №1 (9). – С. 97–103.