

АЛГОРИТМ КОНТРОЛЯ ЛОГИЧЕСКИХ СХЕМ МЕТОДОМ ВТОРОЙ ПРОИЗВОДНОЙ

Results of approbation algorithm of control of logic circuits by a method of the second derivative testify to high reliability of control. The offered algorithm, in comparison with known, possesses high precision of control as assumes rejection of LSI circuits not at the fixed value of supply voltage, and at such voltage which corresponds to the maximum influence of intra circuit leaks.

Методика эксперимента

Для анализа поведения параметров интегральных схем при пониженном напряжении питания в качестве тестовых образцов были выбраны интегральные схемы типа 1533ИЕ7 в количестве 500 шт. На рис. 1 приведены экспериментальные зависимости значений выходного напряжения логического нуля U_{0L} от напряжения питания.

Кривые 1 и 2 характеризуют границы отказов интегральных схем для зависимости $U_{0L} = F(U_{CC})$, при этом кривая 1 характеризует бездефектные схемы, выдержавшие весь цикл технических испытаний на соответствие техническим условиям. Для таких схем величина эквивалентных сопротивлений утечки (скрытый внутренний дефект) составляет от 0 до ∞ . Схемы, попавшие в область между кривыми 1 и 2, имеют различные скрытые внутренние дефекты, характеризуемые эквивалентными сопротивлениями утечки $R_{\text{экр}} > 0$ Ом. При снижении напряжения питания согласно [1] резко возрастает значение эквивалентного сопротивления и, начиная с некоторого значения напряжения питания схемы, его влияние на выходные параметры усиливается. Для каждого типа интегральных схем существует индивидуальное значение напряжения питания, при котором начинается экспоненциальное влияние сопротивления утечки. При этом наиболее информативным параметром для выходной характеристики схемы является напряжение, соответствующее точке экстремума (максимальной кривизны) зависимости.




Рис. 1. Зависимость напряжения логического нуля $U_{0L} = F(U_{CC})$ от напряжения питания $U_{0L} = F(U_{CC})$ для бездефектных интегральных схем, выдержавших весь цикл технических испытаний на соответствие техническим условиям (1); для дефектных интегральных схем (2)




Рис. 2. Графическая иллюстрация функции $U_{0L} = F(U_{CC})$ и ее второй производной: 1 – зависимость $U_{0L} = F(U_{CC})$, 2 – ее вторая производная

На рис. 2 представлена зависимость $U_{0L} = F(U_{CC})$ и ее вторая производная (кривая 2):

$$F(U_{CC}) = dU_{0L}^2 / dU_{CC}^2.$$

Наибольшей нелинейности сопротивления утечки на графике $U_{0L} = F(U_{CC})$ (пересечение со штриховой линией) соответствует ярко выраженный максимум для второй производной (рис. 2). При практической реализации использования алгоритма второй производной напряжение питания должно изменяться во времени по линейному закону

$$U_{CC} = U_{CCN} - \lambda^1 t,$$

где U_{CCN} – номинальное напряжение питания, В; t – время, с; λ^1 – скорость изменения напряжения питания, В/с.

Для исключения влияния переходных процессов в цепях БИС достаточно установить $\lambda^1 = 1$ В/с, что соответствует возможностям стандартного измерительного оборудования.

Поскольку напряжение логического нуля является функцией напряжения питания, то можно выполнить следующие преобразования:

$$dU_{0L}/dt = (dU_{0L}/dU_{CC}); dU_{CC}/dt = -\lambda^1 dU_{0L}/dU_{CC},$$

откуда получим выражение для второй производной в виде

$$U_{0L}/t^2 = \lambda^2 U_{0L}/U_{CC}.$$

Для реализации предложенного способа отбраковки разработан алгоритм контроля параметров интегральных схем:

- 1) измеряется параметр U_{0L} при номинальном напряжении питания 5В;
- 2) определяется и устанавливается скорость и шаг снижения U_{CC} ;
- 3) накапливаются результаты измерений U_{0L} при каждом шаге снижения напряжения питания;
- 4) вычисляется величина d^2U_{0L}/dU_{CC}^2 ;
- 5) определяется напряжение питания $U_{\text{макс}CC}$, соответствующее экстремуму зависимости $d^2U_{0L}/d^2U_{CC} = F(U_{CC})$;
- 6) проводится разбраковка партии БИС по величине критерия $U_{\text{макс}CC}$.

На практике численные значения критерия разбраковки $U_{\text{макс}CC}$ определяются для каждого БИС следующим образом:

- 1) формируется выборка, включающая БИС в количестве не менее 500 шт. из различных технологических партий;
- 2) для данной партии определяется величина $U_{\text{макс}CC}$;
- 3) проводится термоциклирование всей партии БИС;
- 4) через каждые 5 циклов измеряется значение величины $U_{\text{макс}CC}$.

Годными считаются БИС, у которых математическое ожидание контролируемого параметра после 20 термоциклов оставалось неизменным.

Для оценки достоверности разработанного алгоритма был проведен ряд экспериментальных исследований серийных БИС серии 1533. С этой целью в соответствии с нормативной документацией определялось влияние термоциклов (от -60°C до $+125^\circ\text{C}$) на величину выбранного параметра $U_{\text{макс}CC}$ (выборка 750 шт. БИС 1533ИЕ7). На рис. 3 представлены гистограммы распределения $U_{\text{макс}CC}$: в нормальных условиях и после ряда термоциклов.




Рис. 3. Гистограммы распределения $U_{\text{макс}CC}$ после термоциклов: а – 0, б – 5, в – 10, г – 15 и д – 20

В результате анализа влияния температуры на величину $U_{\text{макс}CC}$ были обнаружены факты как обратимых, так и необратимых изменений значений $U_{\text{макс}CC}$. Математическое ожидание распределения контролируемого параметра, которое попало в незаштрихованную область $U_{\text{макс}CC} < 2,9$ В, имеет тенденцию к выравниванию после 20 термоциклов. Как установлено в результате последующего анализа, стабильность значения напряжения питания связана с наличием конкретных скрытых дефектов,

возрастание величины $U_{\max CC}$ – с увеличением внутрисхемных утечек по дефектам в процессе испытаний. БИС, у которых $U_{\max CC} < 2,9$ В, характеризуются повышенной надежностью. В результате проведенных работ подтвердилось, что отбраковка интегральных схем по разработанному алгоритму анализа второй производной выходной характеристики $U_{0L} = F(U_{CC})$ хорошо коррелирует с температурными испытаниями.

Были проведены более масштабные экспериментальные исследования с использованием предложенного алгоритма для изделий 1533ЕИ6 и 1533ЕИ7 в количестве 3000 шт. каждого типа. В процессе исследований определялось значение $U_{\max CC}$ для каждого типа интегральных схем и проводился сравнительный анализ контрольной группы интегральных схем того же типа, но полностью годных по всем критериям выходного контроля. На рис. 4 представлены диаграммы распределения годных (контрольная партия) и отказавших интегральных схем, измеренных при различных напряжениях питания.




Рис. 4. Диаграммы распределения параметров БИС 1533ЕИ7 (а) и 1533ЕИ6 (б), забракованных при различных напряжениях питания

Количество БИС исследуемой группы (отказавшие БИС) увеличивается при уменьшении напряжения питания. Бракование контрольной группы БИС начинается с напряжения питания около 3 В и приобретает катастрофический характер при $U_{CC} = 2,9$ В. Таким образом, варьируя критерием отбраковки, можно ужесточить или смягчить контроль измерения. Для исследуемых изделий был рекомендован критерий по информационному параметру $U_{\max 0L}$, равный 2,85 В.

* * *

Таким образом, результаты опробования алгоритма контроля логических схем методом второй производной свидетельствуют о высокой достоверности контроля. Предложенный алгоритм обладает высокой точностью контроля, так как предполагает отбраковку БИС не при фиксированном значении напряжения питания, а при таком напряжении, которое соответствует максимальному влиянию внутрисхемных утечек.

1. Фиттер В. // Зарубеж. радиоэлектроника. 1982. № 11. С. 3.
2. Прибыльский А. В. // Изв. Бел. инж. акад. 2003. № 1(15)/4. С. 130.

Поступила в редакцию 29.08.12.

Анатолий Иванович Белоус – доктор технических наук, заместитель директора НТЦ «Белмикросистемы» ОАО «ИНТЕГРАЛ».

Александр Владимирович Прибыльский – доктор технических наук, главный менеджер по внешнеэкономическим связям ОАО «Электроника».

Владимир Борисович Оджаяев – доктор физико-математических наук, профессор, заведующий кафедрой физики полупроводников и наноэлектроники.